IT之家 7 月 10 日消息，JEDEC 固態(tài)技術(shù)協(xié)會 7 月 9 日發(fā)布 JESD209-6，即最新的低功耗雙倍數(shù)據(jù)速率 6(LPDDR6)標(biāo)準(zhǔn)。JESD209-6 旨在顯著提升多種應(yīng)用場景(包括移動設(shè)備和人工智能)的內(nèi)存速度與效率。JEDEC 稱，新版 JESD209-6 LPDDR6 標(biāo)準(zhǔn)是內(nèi)存技術(shù)的重大進步，在性能、能效和安全性方面均有提升。

　　

 

　　高性能

　　為支持人工智能應(yīng)用及其他高性能工作負(fù)載，LPDDR6 采用雙子通道架構(gòu)，在保持 32 字節(jié)小訪問粒度的同時實現(xiàn)靈活操作。此外，LPDDR6 的主要特性還包括：

　　每顆芯片含 2 個子通道，每個子通道有 12 條數(shù)據(jù)信號線(DQs)，以優(yōu)化通道性能

　　每個子通道包含 4 條命令 / 地址(CA)信號，經(jīng)優(yōu)化減少焊球數(shù)量并提高數(shù)據(jù)訪問速度

　　靜態(tài)效率模式，旨在支持大容量內(nèi)存配置并最大化存儲體資源利用率

　　靈活的數(shù)據(jù)訪問，支持實時突發(fā)長度控制，可實現(xiàn) 32B 和 64B 訪問

　　動態(tài)寫入 NT-ODT(非目標(biāo)片上終端)，使內(nèi)存能根據(jù)工作負(fù)載需求調(diào)整 ODT，提升信號完整性

　　能效

　　為滿足不斷增長的能效需求，與 LPDDR5 相比，LPDDR6 采用更低電壓和低功耗的 VDD2 供電，并強制要求 VDD2 采用雙電源設(shè)計。其他節(jié)能特性包括：

　　采用交替時鐘命令輸入，提升性能與效率

　　低功耗動態(tài)電壓頻率調(diào)節(jié)(DVFSL)，在低頻運行時降低 VDD2 電壓，減少功耗

　　動態(tài)效率模式，在低功耗、低帶寬場景下采用單子通道接口

　　支持部分自刷新和主動刷新，降低刷新功耗

　　安全性與可靠性

　　相較于上一版本標(biāo)準(zhǔn)，安全性和可靠性方面的改進包括：

　　每行激活計數(shù)(PRAC)，支持 DRAM 數(shù)據(jù)完整性

　　定義隔離元模式，通過為關(guān)鍵任務(wù)分配特定內(nèi)存區(qū)域，提升整體系統(tǒng)可靠性

　　支持可編程鏈路保護方案和片上糾錯碼(ECC)

　　能夠支持命令 / 地址(CA)奇偶校驗、錯誤清理以及內(nèi)存內(nèi)置自測試(MBIST)，增強錯誤檢測能力和系統(tǒng)可靠性